Logotipo UPV
  • UPV
  • iTEAM
  • Hardware Design of a FPGA-Based Synchronizer for H…

Publicación

Hardware Design of a FPGA-Based Synchronizer for Hiperlan/2

Año

2004

Autores

  Vicenç Almenar Terré

Coautores

M.J.Canet, F. Vicedo, V. Almenar, J. Valls, E.R. De Lima

Lugar

Antwerp, Belgium

Fechas

30/08/2004 al 01/09/2004

DOI

  http://dx.doi.org/10.1007/978-3-540-30117-2_51

Grupos de Investigación

Grupo de Integración de Sistemas Digitales (GISED)